前沿技术趋势

　　在微处理器架构的设计上，今年也出现了一些新思路。

　　这几天，关于Intel下一代微处理器架构Core的细节资料越来越多。我们可以看到，Core微体系结构采用双核、64位、4条超标量、平缓管道化、乱序执行MPU、65nm制程的高性能处理单元所构成。处理器可进行36位物理寻址和48位虚拟内存寻址，并支持所有Intel技术。每个CPU均由一个32KB的一级I cache、一个双端口的32KB一级cache和一个共享的4MB二级cache提供数据。当前Core MPUs 时钟频率可达3.0GHz，并可能超频至3.33GHz。Woodcrest最大功耗是80瓦。

　　实际上，对于一个“好的”CMP设计来说，它应该为显著减少cache持续块内容更新而设计。这对工作站和服务器来说是一个很主要的问题。从这个意义上来讲，Intel的下一代微处理器架构Core中针对服务器和工作站的处理器Woodcrest比起以前那些不共享任何cache的服务器芯片来说，确实要更胜一筹。

　　而将多核、多线程带到一个全新时代的，则非Sun莫属。去年底发布的UltraSparc T1 创造性地实现了8核4线程，远远超过IBM Power5及其他对手。特别是在多线程技术上，UltraSparc T1更值得关注。Intel在2003年推出双线程技术时，将其称为超线程（HyperThreading），而2005年IBM Power5则称为多线程（MultiThreading），这两者都是双线程。而UltraSPARC T1则做到了每核四线程，Sun将其称为CoolThreading。从技术本质上来讲，这些技术实际上是大同小异的。不过，IBM与Sun的多线程技术在通畅性上更优异些。IBM Power5能够侦测各线程的执行状况以及资源使用状态，在等候过久时会将该线程进行转移，提升系统的并行执行能力。相对来说，Intel的HyperThreading技术目前仍无法转移，线程一旦排入执行位置就不能再换替位置，即便该线程将占用很多执行资源与时间也必须持续等候。而UltraSPARC T1不但能进行线程的动态转移，任何一个执行单元有空余时，都可抓取已排入其他位置的待线程来处理，借此来维持多核、多线程的平行处理利用率，并且，T1中的每个核都拥有专属的4路16KB L1指令快取与4路8KB L1数据快取，且具有同位检查（Parity Check）能力，可自行侦测并修正1bit的内容错误。此外，T1的L2 Cache实行八核共享，共有12路3MB 4-Bank，并具有ECC侦错、更错能力，八核是以Crossbar连接架构来存取这个L2 Cache。

　　Sun计划在一年后提供每内核8线程的第二代UltraSPARC T1（称为“ROCK“）。这种处理器同时可以处理64个线程，或者4路并行状态下同时处理256个线程。从目前的资料看， UltraSparc T2处理器的工作频率仍然是迷，但是Sun很可能不会将工作频率提升到1.2GHz以上，以便让UltraSparc T2处理器维持UltraSparc T1处理器79W的功耗。

　　即将在下半年发布的IBM Power6，看上去却是一种“逆势而动“的思路。据悉，Power6将采用一个不同于Power5技术架构，虽然多核心依然是设计思想，但是更高的工作频率更是Power6的技术特点-IBM方面已透露Power6处理器的时钟频率将可能在4GHz～5GHz之间，并宣称将有全新的技术来应对高时钟频率带来的处理器功耗和发热问题。